No English title available

Patent number: JP5243937 (A) Publication date: 1993-09-21

Inventor(s): ORISAKA YUKIHISA; TANAKA ATSUSHI +

Applicant(s): SHARP KK +

Classification:

international: H03K17/04; H03K17/687; H03K19/0175; H03K17/04; H03K17/687; H03K19/0175;


(IPC1-7): H03K17/04; H03K17/687; H03K19/0175

- european:

Application number: JP19920041107 19920227 **Priority number(s):** JP19920041107 19920227

Abstract of JP 5243937 (A)

PURPOSE:To improve the working speed of a signal output circuit consisting of a differential amplifier and a buffer. CONSTITUTION:In the case that input voltage VIN is higher than the input voltage of the last time, that is, in the case that the gate voltage of a transistor N1 is higher than the threshold voltage of the transistor N1, the transistor N1 is turned into an ON-state, and capacitive load 2 is charged, and the voltage of an output terminal 3 is raised to the voltage corresponding to the input voltage VIN. On the other hand, in the case that the input voltage VIN is lower than the input voltage of the last time, that is, in the case that the gate voltage of the transistor P1 is lower than the threshold voltage of the transistor P1, the transistor P1 is turned into the ON-state, and the capacitive load 2 is discharged, and the voltage of the output terminal 3 is lowered to the voltage corresponding to the input voltage VIN. In this signal output circuit, the buffer executes push-pull operation, and since it functions as the buffer of tow impedance not only in the case that a current is outputted but also in the case that the current flows in, a discharge transistor need not be provided so as to discharger the capacitive load like in the past.



Data supplied from the espacenet database — Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-243937

(43)公開日 平成5年(1993)9月21日


(51)Int.Cl. ⁵ H 0 3 K	17/04 17/687 19/0175			宁内整理番号 0184-5 J	F I		技術表示箇所				
	10,0110			8221—5 J 8941—5 J		H 0 3 K	17/ 687 19/ 00 審査請求		101 株 請求	F F で F	頁)
(21)出願番号	클	特願平4-41107			((71)出願人	0000050 シャー:				
(22)出願日		平成 4 年(1992)	2月2	7日	((72)発明者	大阪府	大阪市阿幸久 大阪市阿	可倍野区	《長池町22番22号 《長池町22番22号	シ
						(72)発明者	が 田中 か 大阪府が ヤープ	大阪市阿		【長池町22番22号	シ
					((74)代理人				(外1名)	

(54)【発明の名称】 信号出力回路

(57)【要約】

【目的】 差動増幅器とバッファとから構成される信号 出力回路の動作速度を向上させる。

【構成】 入力電圧VINが前回の入力電圧より高い場合、即ち、トランジスタN1のゲート電圧がトランジスタN1のが一ト電圧がトランジスタN1がオン状態となって容量性負荷2が充電され、出力端子3の電圧は入力電圧VINに対応する電圧まで上昇する。一方、入力電圧VINが前回の入力電圧より低い場合、トランジスタP1のが一ト電圧がトランジスタP1のしきい値電圧より低い場合、トランジスタP1がオン状態となって容量性負荷2が放電され、出力端子3の電圧は入力電圧VINに対応する電圧まで低下する。この信号出力回路では、バッファはプッシュプル動作を行い、電流を出力する場合だけでなく電流が流入する場合にも低インピーダンスのバッファとして機能するので、従来のように放電トランジスタを設けて容量性負荷を放電させる必要がない。



【特許請求の範囲】

【請求項1】 反転入力端子及び入力信号が供給される非反転入力端子を有する差動増幅器と、ドレインが電源に接続されゲートが前記差動増幅器の出力に接続されソースが出力端子に接続されたNチャネルトランジスタ及びドレインがグランドに接続されゲートが前記差動増幅器の前記出力に接続されソースが前記出力端子に接続されたPチャネルトランジスタからなるバッファとを備えており、前記両トランジスタのバックゲートが前記出力端子に接続され該出力端子が前記差動増幅器の前記反転入力端子に接続されていることを特徴とする信号出力回路

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、差動増幅器とバッファ とから構成される信号出力回路に関するものである。

[0002]

【従来の技術】差動増幅器とバッファとから構成される 従来の信号出力回路の一例を図2に示す。同図におい て、1は差動増幅器、N1はゲートが差動増幅器1の出 力に接続されたソースフォロアのNチャネルトランジス タ、N2はゲートにバイアス電圧Vbが供給されるNチャネルトランジスタである。トランジスタN2のゲート に一定のバイアス電圧Vbを供給することにより、入力 電圧VINに対応した電圧が容量性の負荷2に供給され、負荷2が充電される。このような信号出力回路で は、消費電流を小さくするためにバイアス電圧Vbは低い値に設定されており、トランジスタN2の抵抗は大き い

【0003】従って、入力電圧の変化に対応するために、負荷2を放電するためのNチャネルトランジスタN3を設け、次の入力電圧が差動増幅器1に供給される前に負荷2の電荷が放電されるようにトランジスタN3のゲートに供給されるディスチャージ信号DISを電源電圧VDDレベルにしてトランジスタN3を周期的にオンにするようにしている。

[0004]

【発明が解決しようとする課題】しかしながら、上記の 従来の信号出力回路では、負荷2を周期的に放電するた めの放電期間が必要であり、高速動作を行わせる場合に 不利である。また、放電の際、次の入力電圧のレベルの 如何にかかわらず負荷2は必ずグランドレベルにまで放 電されてしまうため、負荷2は必ずグランドレベルから 充電されることになり、その結果、次の入力電圧に対応 する出力電圧を得るまでに時間がかかる。

【0005】本発明の目的は、このような問題を解決し、高速動作が可能な信号出力回路を提供することにある。

[0006]

【課題を解決するための手段】本発明の信号出力回路は

前記目的を達成するために、入力端子及び入力信号が供給される非反転入力端子を有する差動増幅器と、ドレインが電源に接続されゲートが前記差動増幅器の出力に接続されソースが出力端子に接続されたNチャネルトランジスタ及びドレインがグランドに接続されゲートが前記差動増幅器の前記出力に接続されソースが前記出力端子に接続されたPチャネルトランジスタからなるバッファとを備えており、前記両トランジスタのバックゲートが前記出力端子に接続され該出力端子が前記差動増幅器の前記反転入力端子に接続されていることを特徴とする。

[0007]

【作用】入力信号電圧が前回の入力信号電圧より高い場合、即ち、Nチャネルトランジスタのゲート電圧が該トランジスタのしきい値電圧より高い場合、Nチャネルトランジスタがオン状態となって出力端子に接続されている容量性負荷が充電され、出力端子の電圧は入力信号電圧に対応する電圧まで上昇する。一方、人力信号電圧が前回の入力信号電圧より低い場合、即ち、Pチャネルのトランジスタのゲート電圧が該トランジスタのしきい値電圧より低い場合、Pチャネルトランジスタがオン状態となって容量性負荷が放電され、出力端子の電圧は入力信号電圧に対応する電圧まで低下する。

[0008]

【実施例】次に本発明の実施例について図面を参照して詳細に説明する。図1に本発明による信号出力回路の回路図を示す。この回路は差動増幅器1と、NチャネルトランジスタN1及びPチャネルトランジスタP1からなるバッファとにより構成されている。トランジスタN1のドレインは電源VDDに、トランジスタP1のドレインはグランドにそれぞれ接続され、トランジスタN1、P1のゲートは差動増幅器1の出力に接続されている。また、トランジスタN1、P1のソースおよびバックゲートは共に出力端子3に接続され、差動増幅器1の反転入力端子は出力端子3に接続されている。


【0009】次に上記信号出力回路の動作を説明する。入力電圧VINが前回の入力電圧より高い場合、即ち、トランジスタN1のゲート電圧がトランジスタN1がオン状態となって容量性負荷2が充電され、出力端子3の電圧は入力電圧VINに対応する電圧まで上昇する。一方、入力電圧VINが前回の入力電圧がトランジスタP1のしきい値電圧より低い場合、トランジスタP1のしきい値電圧より低い場合、トランジスタP1がオン状態となって容量性負荷2が放電され、出力端子3の電圧は入力電圧VINに対応する電圧まで低下する。

【0010】なお、NチャネルトランジスタN1および PチャネルトランジスタP1のバックゲートを、ツイン タブプロセスにより互いに独立させ、両トランジスタの ドレインに接続してプッシュプル構成としているので、 入力電圧の変動によるバックゲート効果の影響を受けず しきい値電圧の変動がない。

[0011]

【発明の効果】本発明の信号出力回路では、バッファは 双方向動作を行い、電流を出力する場合だけでなく電流 が流入する場合にも低インピーダンスのバッファとして 機能するので、従来のように放電トランジスタを設けて 容量性負荷を周期的に放電させる必要がない。従って、 放電期間を設ける必要がなく、また、容量性負荷は入力 電圧の変化に対応して充放電されるので、容量性負荷の 充電に要する時間は短くてすみ、高速動作が可能とな る。また、放電トランジスタが不要となるので、集積回

【図1】



路として信号出力回路をチップ上に構成する場合、その 占有面積が小さくなる他、低消費電力化が可能となる

【図面の簡単な説明】

【図1】本発明による信号出力回路の回路図である。

【図2】従来の信号出力回路の回路である。


【符号の説明】

- 1 差動増幅器
- 2 容量性負荷
- 3 出力端子

N1~N3 Nチャネルトランジスタ

P1 Pチャネルトランジスタ

【図2】



j • - İ